|
Осциллятор с фазовой автоподстройкой частоты (ФАПЧ) или phase-locked loop (PLL) с фронтальной синхронизацией.
Устройство состоит из:
- генератора управляемого напряжением (ГУН);
- триггера Шмитта;
- фазового дискриминатора (детектора).
За основу были взяты элементы схемы
http://everycircuit.com/circuit/5439981770244096
Фазовый дискриминатор (ФД) состоит из двух RS-триггеров, каждый из которых выполнен на двух логических элементах NOR, компаратора фазы на XOR и схемы формирования управляющего напряжения, сделанной на логике AND, NAND, резисторном сумматоре и инверторе.
Для того чтобы исключить влияние формы входных сигналов, подаваемых на ФД, а также выделить фронты импульсов, сигналы поступают на разрешающие входы RS-триггеров. Триггеры сбрасываются в исходное состояние инвертированным суммарным сигналом. Компаратор фазы выделяет разницу в фазах на уровне 0,5 от напряжения питания (Vcc). Схема управления ГУН формирует сигнал с постоянной составляющей на уровне 0,5 от Vcc и линейным отклонением в зависимости от опережения / отставания от эталонного генератора.
Благодаря такой конструкции ФД, его работа никак не зависит от формы входных сигналов. Убедиться в этом можно изменяя форму импульсов эталонного генератора и триггера Шмитта. Благодаря отсутствию частотозависимых цепей, ФД может работать в широком диапазоне частот, а фронтальная синхронизация позволяет его применение в системах балансного модулирования и детектирования.
|
